这篇文章来自 MicroChip ，原文在【参考1】，标题是“是时候迁移到 eSPI 总线了吗？”（Is It Time to Migrate to the eSPI Bus?）。
大多数计算机用户都知道高速总线的存在，比如 PC 上配备的 PCI Express® (PCIe®) 附加卡或 USB 接口。然而，他们可能不知道所有计算机上都存在低速总线。多年来，这种总线一直用于连接各种设备，例如嵌入式控制器 (EC，笔记本上使用)、基板管理控制器 (BMC，服务器上用于远程管理)、Super I/O (SIO, 台式机) 、用于存储 BIOS 代码的SPINOR以及可信平台模块 (TPM) 到系统核心逻辑。这种低速总线最初被称为低引脚数 (LPC) 总线。
随着计算行业需求的不断发展，更加灵活高效的增强型串行外设接口 (eSPI) 总线应运而生，以克服 LPC 总线的局限性。这款一体化总线由最新的 PC 计算芯片组支持，旨在取代 LPC 总线以及 SPI 总线、SMbus 和Sideband信号。这种情况下可以通过一个 GPIO 控制这个设备的供电重新给让它工作起来，这个 GPIO 就可以称作 Out band）。对于计算应用设计人员而言，从 LPC 总线迁移到 eSPI 总线具有以下优势：
- 节省成本：由于 LPC 总线需要大量边带信号来实现电源排序和睡眠模式支持，因此它使用 13 个引脚连接到系统处理器。eSPI 协议使用虚拟线来实现其中一些信号，因此大多数实现中只需要五六个引脚，从而减少了引脚数量和成本。
- 更低电压：LPC总线需要3.3VI/O信号，而eSPI总线使用1.8V，显著降低系统功耗。
- 简化电路板布局和设计：LPC 总线需要同步 24 MHz 或 33 MHz 时钟，因此需要仔细的电路板布局，以确保时钟和数据信号长度与所有设备匹配。eSPI 总线使用来自系统处理器的主驱动时钟，从而简化了电路板布局和设计。
- 低功耗状态：LPC 总线只能在系统处于 S0 状态时运行，而 eSPI 总线则可以在系统处于低功耗 S5 状态时运行。这可以实现许多系统改进，包括：
- 用于支持电源排序的边带信号可以打包在eSPI 中传输从而变成虚拟线，就无需在硬件上拉出来线路。
- EC可以在启动时共享系统SPI存储，从而无需在系统中添加额外的SPI芯片，从而降低系统成本。
- 在 S5 状态下，eSPI 总线可用于核心逻辑与 EC 之间的通信。这样可以移除额外的边带通信总线，例如 I²C 和 PECI，从而减少电路板上的额外信号。
以下两个图表显示了基于 LPC 的系统和基于 eSPI 的系统之间的差异。
图-LPC系统图
图 – eSPI 系统图
从上图可以看到，很多总线和功能能够“打包”到 eSPI中。
eSPI 规范指定了几种可通过总线进行通信的模式或通道：
- 外设通道用于与位于 EC、BMC 和 SIO 中的设备（以前位于 LPC 总线上）进行通信。这些设备包括 UART、邮箱寄存器、端口 80 寄存器、嵌入式内存接口和键盘控制器。外设通道还支持总线主控通道。总线主控功能允许 EC 直接从主系统内存读取/写入数据。
- 虚拟线通道用于将边带信号信息传输到/接收自 EC、BMC 和 SIO。来自外围设备（例如 UART）的中断也通过虚拟线通道传输。与 LPC 总线相比，该通道大大减少了 eSPI 总线的引脚数量和成本。
- 带外 (OOB) 消息通道用于通过 eSPI 传输 SMBus 流量。这些消息可以包括系统逻辑和处理器温度值，或 SMBus 管理组件传输协议 (MCTP) 数据包。
- 闪存访问通道允许系统处理器在 BIOS、管理引擎 (ME)、EC、BMC 和 SIO 之间共享系统 SPI Flash。这通过减少系统中 SPI Flash 芯片的数量来降低系统成本。
如果您准备将您的设计迁移到支持 eSPI 总线，我们的 MEC14xx 和 MEC17xx 嵌入式控制器是绝佳选择。Microchip 是首批支持 eSPI 总线的公司之一，并被英特尔® 选为其 eSPI 开发的验证合作伙伴。这意味着我们的设备已通过英特尔 eSPI 主站的全面验证。英特尔还选择了我们的 EC 作为其参考验证平台，确保它们获得英特尔的全面支持。访问我们的嵌入式控制器设计中心 ，了解更多关于如何将您的计算设计迁移到这项新总线技术的信息。
参考：